#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04156197 A

(43) Date of publication of application: 28.05.92

(51) Int. CI

H04Q 3/52 H03K 17/00

(21) Application number: 02281362

(22) Date of filing: 19.10.90

(71) Applicant:

**FUJITSU LTD** 

(72) Inventor:

MORIMOTO AKIO NAKADE HIROSHI


#### (54) MULTI-PORT TSW ELEMENT

## (57) Abstract:

PURPOSE: To realize cross-connect of data of multi-channel and multi-port with less hardware by allowing a selector to select one of m-sets of n-channel multiplex data from data read alternately with respect to m-sets of ports receiving an n-channel multiplexing data.

CONSTITUTION: The data read out of each recording element is  $n_x$ m-bit parallel data and  $n_x$ m signal lines are provided. Output lines for a storage element 12 are 2m lines and those for a storage element 14 and a selector 16 are similarly 2m lines and the selector 16 is connected two sets of 2m lines at the input side to output 2m lines. Selectors 18a, 18b,... select one line from the 2m lines and a designated input data is outputted to its own output port. Thus, desired cross-connect is implemented and a required hardware is less

COPYRIGHT: (C)1992,JPO&Japio



# ®日本国特許庁(JP)

① 特許出顧公開

#### 平4-156197 @ 公開特許公報(A)

int. Cl.

i

證別記号 101

庁内整理番号

**@公開 平成4年(1992)5月28日** 

H 04 Q 3/52 H 03 K 17/00

Ą 9076-5K 9184 - 5 J

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称

70代理

マルチポートTSW案子

頭 平2-281362 邻特

頭 平2(1990)10月19日 **公**出

伊 明 者 蛮 本 昭 쌢

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

仍発 眲

志 稖

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通株式会社 の出類

弁理士 青柳

神奈川県川崎市中原区上小田中1015番地

#### 1.発明の名称

マルチポートTSW素子

#### 2.特許請求の範囲

1. m個のポートに入力するnチャネル多重化 データのクロスコネクトを行なうマルチポートT SW素子において、

放ポートに入力するデータを交互に書込まれま た交互に読出される一対の記憶素子(12.14)と、 これらの記憶素子から交互に読出されるn×m のデータを、それが親出される度に選択して出力 する第1のセレクタ(16)と、

旅セレクタの出力を受け、m×nのデータのう ちの1つを選択する動作を 0 関行なって 0 チャネ ル多重化データを出力するm盤の第2のセレクタ (18) とを個えることを特徴とするマルチポート TSW素子。

#### 3.発明の詳細な説明

## [発明の観察]

クロスコネクト機能を有する伝送装置のマルチ

ポートTSW素子に関し、

少ないハードウェア量でマルチポート、マルチ チャネルのデータのクロスコネクトを実現するこ とを目的とし、

血個のポートに入力するエチャネル多重化デー タのクロスコネクトを行なうマルチポートTSW 素子において、彼ボートに入力するデータを交互 に書込まれまた交互に統出される一対の記憶素子 と、これらの記憶素子から交互に統出されるn× mのデータを、それが統出される度に選択して出 力する第1のセレクタと、彼セレクタの出力を受 け、m×nのデータのうちの1つを選択する動作 もの間行なってのチャネル多重化データを出力す るm個の第2のセレクタとを構える構成とする。

# (産業上の利用分野)

本処明は、クロスコネクト機能を有する伝送装 置のマルチボートTSV素子に関する。

近年、伝送装置は単なる多葉を行うだけでなく、 多重化された信号をある単位毎に任意のポートに

出力できる機能(クロスコネクト機能)を有する ものが多くなった。この機能を実現するための手 怯として多く用いられるのが、TSW(時間スイ ッチ)である。

#### 〔従来の技術〕

### 得られても1が得られない。

入力データと出力データの組合せは自由とすると、入力ポート1つに対して本例では3出力ポートに合わせて3つのメモリが必要になり、3入けのよモリが必要になる。これだ2を3枚のメモリがあれば、入力ポート1のデータ1、2を3枚のメモリに到着眼に同様に書込み、それかのタイを2がで散出してデータの出力ポートへ任意の頃(組合せ)で出力することができる。

勿論、メモリが高速メモリであればこれ程多数 のメモリを使用しなくても、多チャネルマルチポート入力データを同様出力ポートへクロスコネク トすることができる。しかし入力データが高速で あると、それ以上に高速のメモリは入手し難い。

#### 〔発明が解決しようとする課題〕

このように往来のTSV素子では、メモリに書

1ポートn(上記ではn=8)チャネル多重化データなら第4図のようにしてクロスコネクトを行なうことがきる。しかしマルチポートであると必要なメモリ数が多くなり、ハードウェア量が増大する。次にこれを説明する。

# 込んだデータのうち、ある瞬間に統出せるデータは1ワードであるので、大容量のデータを扱う場合はそのポート数に応じて多くのメモリを使用する必要がある。つまり、1つのメモリに全てのピータを書込んでも、同時に読出すことが不可能の力をある。では、同じ内容を書込んだ複数のメモリを出力でなって、使用している。そのでは、使用するハードウェア量が増大することになる。

本発明はか、る点を改善し、少ないハードウェ ア量でマルチポート、マルチチャネルのデータの クロスコネクトを実現することを目的とするもの である。

## (課題を解決するための手段)

第1因に示すように本発明ではnチャネル多重 化データが人力するm個のポートに対して、n× m (単位は、1チャネル1ピットならピット、1 チャネル8ピットならパイト)の容量の記憶素子 (レジスタ)を扱ける。これらの記憶素子へは書 込み、統出しを交互に行なうが、セレクタ16は この交互に統出されるデータを選択して第2のセ レクタ18へ送る。第2のセレクタ18はm傷の セレクタからなり、各々はm傷のnチャネル多重 化データの1つを選択する。

## (作用)

第1図では記憶素子12、14はダブルバッファ構成となっており、入力データを交互に書込まれ、また記憶データを交互に被出される。従ってデータが連続して入力しても記憶素子への格納は支離なく行なわれ、また統出しデータも連続して出力される(各記憶素子では書込み中は映出してきず、統出し中は書込みできない)。

各記憶素子からの読出しデータは、簡単化のため1チャネル1ビットとすると、n×mビット並列であり、従って信号線はn×m本股けられる。このn×m本の信号線が、m個のセレクタ18 a.18b.……に並列に入力する。各セレクタはこのうちの、指定されたnビットを登録出力ポート

2 が春込み中のときリードイネーブルR』によりレジスタ14が統出し中、書込みが終ってリードイネーブルR』によりレジスタ12が読出し中のときはライトイネーブルW』によりレジスタ14は書込み中である。

セレクタ16の出力側の信号線は256本で、入力側の2つの256本の一方(映出し中の方)を出力側の256本の一方(映出し中の方)を出力側の256本へ接続する。セレクタ18は16年から、256から1つを選択し、169の選化データ、ポート出力も16チャネル多重化データである。1チャネルのデータが8ピットなら、セレクタ16の入力側信号線数は16×16×8である。この×8の分は時分割の採用で、除去である。

第3回に第2回の1ポート分の動作を示す。
(a)は1ポートの信号入力で、16テャネル多 電化データである。(b)に示すようにこの各1 6チャネル分のデータをブロック(BLK)1、 へ接抜する。

各ポートの信号は第5回の例のように2多重 (n=2)とすると、記憶素子12の出力を設定2 m本、記憶素子14も関様、セレクタ16の2かの 2m本で、終セレクタ16は入力側の2元本のいずれか(接出しデータが出る。セレクタ18 a、 18b、……は2mから1を選択する動作を2元 データを自己の出力ポートへ出力する。これで データを自己の出力ポートへ出力する。これで のクロスコネクトを行なってとができる。 必要なハードウェア量は少なくて決ち

#### (実施例)

第2 図はボート数16、n多重化データのnは16、の例を示す。この場合も、簡単化のため1チャネルのデータは1ピットとすると、レジスタ12、14のピット数は16×16=256、その出力値は256本、である。書込みと読出しは空豆で、ライトイネーブルW,によりレジスタ1

プロック 2、 ブロック 3、 …… とする。(c) (d)に示すように先ずレジスタ 1 2 へ B L K 1 を書込み(W)、次に B L K 2 をレジスタ 1 4 へ 書込み、 同時にレジスタ 1 2 から B L K 1 を 被出 す (R)。 次はレジスタ 1 2 へ B L K 3 を書込み、 同時にレジスタ 1 4 から B L K 2 を 統出し、以下 同様とする。このようにすると(e)に示すよう に、 1 サイクル遅れて B L K 1、 B L K 2・ …… が 統出されてくる。

メモリを出力ポート数だけ設け、からるメモリブロックを入力ポート数だけ設ける第5図の方式では、同じデータを各メモリブロックへ重複して書込み、メモリブロックから統出したデータの1つを使用してあとは廃棄することになるが、本発明では入力データを重複することなくレジスタ12、14へ書込み、書込んだデータはすべて出力ポートのいずれかへ出力する。健って無駄がない。

## (発明の効果)

以上世明したように、従来方式ではポート数に

# 特別平4-156197 (4)

対応して記憶素子数を増やす必要があるのに対し、 本発明ではその必要はなく、ハードウェア豊を低 被することができる。

# 4. 図面の簡単な説明

第1図は本発明の原理図、

第2回は本免明の実施例を示すプロック図、


第3回は第2回の動作説明図、

第4回はクロスコネクトの説明図、

第5図はマルチポートクロスコネクトの説明図である。


第1図で12, 14は記憶素子、16, 18は 第1, 第2のセレクタ、P, ~P。はポートであ る。

出 顧 人 富士 遺 株 式 会 社 代理人弁理士 青 即 移




本発明の原理器

# 第 1 図





本集員の支給例を示すアルック機

第2团



11回り寄作説明の 神田 31回 22回 22回 22回





第 5 図